華為徐直軍：拋棄幻想、自立自強，中國半導體產業終將自成格局

當全球半導體行業數十年困于 “幾何縮微”的單一賽道，當先進制程之路因外部封鎖步履維艱，身處逆境的華為，在六年實踐探索中提煉出技術創新方法論——韜（τ）定律。

這不僅是華為在極限壓力下為自身謀求生路、實現技術突圍的破局之舉，更為后摩爾時代的全球半導體產業，開辟出一條以設計創新為核心、不局限于制造工藝的全新演進路徑。

近日，華為輪值董事長徐直軍接受集微網采訪，揭秘“韜定律”與核心技術“邏輯折疊”的誕生始末，復盤華為在制裁重壓下另辟蹊徑的求索之路，也分享了對行業現狀、外部局勢與中國半導體自主之路的深度思考。

跳出制造依賴的設計哲學

在華為內部，“韜定律”也被稱為“何式定律”。“何式定律”的核心理念，是以“時間縮微”替代“幾何縮微”，以系統性降低時間常數（τ）為目標，通過邏輯折疊等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，實現半導體與電子系統的持續演進。

徐直軍指出，“何式定律”本質是一個方法論，是工程師在布置電路板或芯片時遵循的基本思路——盡量減少傳輸路徑上的損耗（距離、電阻、電容）。它依賴的是設計理念的變化，設計革命性的進步和對每一個場景的深刻理解。

“何式定律”發布后，引發行業廣泛討論，一些聲音主要集中在命名，與摩爾定律的關系等。

有觀點認為摩爾定律是經過數十年產業實踐經驗的總結，華為只通過六年的實踐，發布“定律”，為時過早。但真實的歷史是，1958年集成電路誕生，1965年摩爾定律被提出；現代AI起點是2012年，黃氏定律2018年提出。

“為什么用‘定律’、不用‘定理’？它不是推導出來的，是總結出來的。”徐直軍回應稱。無論是摩爾定律、黃氏定律還是“何式定律”，都是基于大量的實踐驗證總結出的規律，具有普遍的適用性。

徐直軍強調，“何式定律”主要應用于芯片設計環節，并不依賴于制造，不管是成熟制程，還是先進制程，均可落地應用。在摩爾定律的指引下，數十年來，半導體行業一直關注幾何縮微，但其實幾何尺寸縮小，也能降低韜，而面向未來，在幾何尺寸進一步受限時，就要尋找新的突破方向。

這也是華為在提及“何式定律”時所強調的，空間和時間本來就是一體兩面的。失去了幾何縮微能力并不意味著失去了時間縮微能力。

長期以來，一提到芯片進步，似乎行業和大眾只聚焦在線寬做小、制程、EUV等制造維度，而“何式定律”則意味著要將半導體技術的創新從對先進工藝和制造的關注中跳脫出來。

對于摩爾定律而言，“何式定律”是一個增強，而非替代。它為芯片設計理念和產業發展方向，指引出另一條路，而且是面向未來大家更要關注的路徑。

邏輯折疊，重構底層芯片設計

2019年華為遭遇密集制裁，幾乎在同時，華為推出折疊屏手機，持續迭代內折、三折、闊折，幾乎引領了從終端形態到技術的全部創新，并在市場取得傲人成績，成為手機業務穩住營收與品牌基本盤的關鍵支柱。

從這個角度，“何式定律”中的重要核心技術——邏輯折疊，有種或巧合或命運之意。“折疊”成為華為跨越技術壁壘、探索差異化路徑的核心關鍵詞。

按照徐直軍的解讀，不同于大眾直觀理解的硅片物理彎折，“何式定律”體系下的邏輯折疊，本質是一套全新的電路設計方法論。

這項技術并非將硅片簡單對折，而是空間信號路徑的重構：把芯片平面上冗長的水平走線，改造為垂直短路徑，層間通過混合鍵合實現互聯，帶來了路的R和C，電容、電阻可以減少，供電的路徑變短了，給性能、面積、功耗都帶來了收益，最終實現“何式定律”所強調的 “時間縮微”。

它從設計理念上借鑒了常見的3D封裝堆疊的思路，但與其又有著本質區別。

傳統3D堆疊是把多個功能完整的裸片（die）拼在一起（兩層或多層），每一層都能獨立工作；而邏輯折疊從設計源頭就拆分整體電路，聯合設計，單獨任意一層獨自完成不了一個功能，而是需要兩層或多層die協同完成。“折疊”二字，既包含物理層面的立體堆疊，也代表信號路徑與設計邏輯的全面重構。

而這樣的方式，也意味著在芯片架構定義、RTL編碼階段，就完成功能模塊的跨層劃分，圍繞疊層協作開展布線、時鐘同步、功耗管控與散熱優化。關鍵路徑跨die的時序收斂、功能驗證、全局協同難度指數級上升，相當于從底層重構了芯片設計范式。理論上能夠顯著提升芯片性能、降低功耗，但高密度堆疊也帶來了熱密度超標、散熱困難等現實難題。

因此，落地邏輯折疊，不僅需要針對性的工具，比如適配三維架構的全新EDA工具（布局布線、仿真驗證等），也對晶圓鍵合工藝（微米級）提出更高要求，同時極大考驗研發團隊的綜合工程能力。

從技術溯源的更高視角，“何式定律”與邏輯折疊，更像是融合了3D IC、垂直集成、3D封裝，以及DTCO（器件-電路協同優化）、STCO（芯片-系統協同優化）等諸多前沿理念基礎上，但又帶來更進一步的創新。

比如“何式定律”從器件，電路，芯片和系統，覆蓋12個數量級的優化范疇，遠遠超過當前STCO等單一維度。針對折疊的設計電路，也進行了全新的優化，不同于傳統2D電路的DTCO。

海外頭部芯片廠商長期依附于摩爾定律的幾何縮微路線，在現有制程仍具備商業價值的情況下，普遍存在路徑依賴，不愿貿然投入全新范式研發。而華為依托完整的全棧技術能力，強大的研發和工程能力，疊加外部環境倒逼，探索出區別于傳統制程之外的新路徑。

陷入絕境，才能另辟蹊徑

“何式定律”以及邏輯折疊，是在美國制裁步步緊逼下的求變和創新。誕生的起點就在2020年，華為的至暗時刻。

時間回溯至2019年5月15日，華為被美國正式列入實體清單；5月17日，時任海思總裁何庭波發布內部信，全面啟動備胎計劃。

據徐直軍回憶，2020年2、3月份，華為便從各種渠道獲悉，美國已將芯片制造視作遏制華為發展的關鍵抓手。

2020年3月30日，華為內部召開高層會，全面研判芯片制造通道被切斷后的影響，并商討應對方案。隨后，危機接踵而至。

2020年5月15日，美國商務部落地針對華為的外國直接產品規則（FDPR），直接切斷華為先進芯片的代工渠道；8月17日，制裁再度加碼，FDPR管控范圍擴大，所有搭載美國技術的海外產品，均被禁止流向華為。

極端封鎖下，芯片制造成為決定華為生存與否的關鍵。正是在這一背景下，華為正式決定入局芯片制造領域。

于是，一個名為“莫邪”的項目組迅速成立。寓意以身殉劍的犧牲、千錘百煉的極致，誓要突破芯片制造的死局。

徐直軍介紹，該項目從兩大方向突圍：一方面推動現有制程工藝的持續突破和國內制造廠商的合作，解決芯片制造問題；二是在芯片設計上尋找出路。解決芯片能否造得出來的問題，成為華為能否活下來的關鍵。

在這場生死考驗的“鑄劍之路”，華為數萬工程師、研發尖兵前赴后繼，既要幫助攻克芯片制造難題，還要保證造出來的芯片能夠支撐產品能賣得出去，有競爭力。

當先進工藝之路沒法走，就需要另尋他路。也正是經過這六年的探索和實踐，華為的研發部門找到了竅門和規律，逐漸形成了以時間縮微理念為基礎的“何式定律”框架，探索出邏輯折疊等核心技術。走出一條不依賴先進制程、能夠面向未來，可持續演進之路。“就是因為陷入絕境，才會另辟蹊徑，才有這么多年把‘何式定律’總結出來。”徐直軍告訴集微網。

以實踐經驗證明可行，讓產業生態自然選擇

作為中國在全球半導體領域首次提出指導產業發展的新原則，“何式定律”是華為貢獻給行業的一套經過驗證的寶貴的實踐方法論。

在過去六年中，基于“何式定律”，華為已成功設計并量產了381款芯片，廣泛覆蓋了千行百業的需求。伴隨著“何式定律”的發布，華為也給出了一條清晰的技術迭代路徑——既釋放長期戰略定力與信心，也為產業照亮了未來可行的方向。

按照計劃，今年秋季，麒麟2026將成為全球首款商用“邏輯折疊”技術的量產芯片，用于華為高端旗艦機，CPU主頻超過3GHz。到2029年，CPU主頻將達到4GHz。2031年，基于“何式定律”的高端芯片晶體管密度將達到1.4納米制程的同等水平，CPU主頻將達到5GHz。

徐直軍補充道，上述路線圖，包括邏輯折疊技術，是在僅對核心關鍵路徑局部折疊優化的“保守版”的落地方案，未實現全芯片覆蓋，且是在國內產業界先進工藝進步慢的前提下。

這意味著，如果進一步提升設計能力，以及國內產業鏈配套跟上，理論上麒麟芯片有更優秀的性能、能效表現上限。

參照全球主流工藝演進路線，2031年，臺積電、英特爾等的先進工藝將推進至在1納米節點，屆時華為的高端手機芯片將重返全球第一梯隊。而在不靠EUV、僅靠可獲得的工藝的基礎上做到頂尖水平，本身就是第一梯隊級別的技術能力的體現。

但其真正能否獲得本土以及全球的產業鏈支持和參與，徐直軍認為這取決于是否真正具有生命力。

徐直軍指出，是否基于“何式定律”向前走，是各自選擇。所以通過持續的路線演進，包括性能提升、成本優化等，讓產業鏈更多看到“何式定律”這條路徑是可行。

“如果說‘何式定律’真正有生命力，不用說服，自然而然就會發展起來。”徐直軍強調。“基不基于‘何式定律’向前走，都是各自的選擇。我們只是提供了一條我們已經經過驗證的、可以面向未來的路徑。”

一條務實的產業發展新路徑

“何式定律”所代表的時間縮微，和傳統的幾何縮微不矛盾、不對立、更不沖突，二者相互促進、互為補充。

徐直軍強調，作為行業普遍適用的規律，“何式定律”并非華為專屬，全行業都可借鑒、使用、共同完善。華為因為受外部環境限制，在這條新路徑上探索的意愿與決心更為堅定。事實上，包括英偉達、AMD等國際芯片廠商，也已經在系統和芯片層面展開相關嘗試。國內企業也完全可以基于“何式定律”的理念，在現有工藝制程上挖掘性能潛力。

在徐直軍看來，國內半導體產業依然將面對先進工藝和設備難以獲取的局面。如果執著于先進制程，企業需要承擔巨額的成本壓力，從產業發展的角度看并不劃算。而面向未來AI、手機等領域爆發式增長的需求，時間縮微這條路就更務實。“如果企業用‘何式定律’，基于7納米就能做出來，成本還低，何樂而不為呢？”徐直軍說。

立足國內半導體當前的發展階段與現實約束，“何式定律”不僅具備極強的現實意義，更擁有可持續、規模化的推廣價值。它不依賴先進制程和先進設備，能夠讓國內產業在現有制造基礎上最大化釋放性能潛力，以更低成本、更高效率、更安全可控的方式，滿足AI、移動終端、汽車等海量場景的算力需求。

這條以設計創新為核心、全行業可共同參與的時間縮微路徑，既是中國半導體在當前地緣政治、產業趨勢下的務實選擇，也是構筑自主創新生態的關鍵方向，為整個行業帶來長期、可持續的增長動力。

眾人拾柴火焰高

在徐直軍看來，伴隨工藝制程向前演進，半導體產業形成了兩條涇渭分明的鏈條，演進邏輯和發展訴求各有側重。

一條是以Fab、設備廠商為核心的制造鏈。以臺積電為代表，持續推動幾何縮微走到極限，拉開同競爭對手的差距，拉高壁壘，維持高毛利。

這條鏈被美國及其盟友組成的鏈條緊緊鎖死，同時帶來巨額的投資，傳導到設計端就是亦步亦趨的跟隨和難堪重負的成本。

另一條是由Fabless、EDA公司組成的設計鏈。這類企業直接面向市場客戶，可靈活選擇適配的工藝節點，通過電路、架構、封裝等領域的技術創新，打造產品競爭力。

相比于制造鏈、國內在設計鏈條上擁有更大的能力和自主創新空間，“何式定律”和邏輯折疊正是植根于設計端誕生的創新成果。

行業看來，國內像華為這樣具備強大的軟硬件全棧研發能力和系統級視角的企業較少。伴隨“何式定律”的發布，有望對國內半導體產業鏈的升級起到牽引作用。帶動國產EDA與設計工具鏈，先進封裝等關鍵工藝和能力提升。同時，通過基于新路徑下的設計創新，將釋放現有工藝制程的性能，降低產業成本與風險。

但在半導體演進的路徑上，沒有一家企業可以獨自完成所有答案。華為在提出“何式定律”的同時，也提出了包括散熱、鍵合、互聯等多方面的挑戰，并表達了產業開放合作的意愿。

徐直軍表示，華為的實踐證明了時間縮微這條路未來具有可發展的方向和潛力，希望有更多產業界伙伴能夠一起參與投入進來，尤其希望各方合力攻堅EDA工具、先進封裝等關鍵環節。

如果學術界、產業界、設計公司、EDA公司朝此方向攜手前行，要比華為一家獨行好得多，有可能走出中國半導體的另一條路。“因為就算是‘何式定律’很好，還要眾人拾柴火焰高。”徐直軍說。

目前，號稱史上最嚴芯片封鎖法案的“Match”已在眾議院外交委員會通過，美國兩黨已達成高度共識，大概率會最終生效。該法案不僅直接封鎖禁運DUV光刻機，刻蝕機、維保服務，還強迫荷蘭、日本等盟友一起針對中國。華為則被列為頭號目標，一旦如此，華為將被迫獨立于全球半導體產業鏈和生態鏈。

談及此，“只有靠自力更生，艱苦奮斗，最終才能贏得更大的勝利。”徐直軍說。

在這樣的局面之下，如何看待華為與中國半導體產業的未來？徐直軍的回答是：獨成格局。全球范圍內，只有中國有能力搭建完全自主的全產業鏈體系。美西方已經建成一套成熟的半導體生態，而我們被迫構筑了另一個。

“但是也感謝美國，使得我們國家的半導體產業鏈能夠真正的成長起來，現在勢頭好得很，大家都認可了，都很支持。”徐直軍說。

從絕境求生、技術突圍到產業引路，華為用六年堅守與實踐，讓“何式定律”從危機中誕生，在探索中成熟。

我們期待，這套源于實踐、面向未來的方法論，能夠擴展為全產業認同的方向。獨行快、眾行遠。希望產學界以此為契機，在時間縮微的賽道攜手努力，走出一條屬于中國半導體產業，兼具韌性與競爭力的可持續發展之路。

中國半導體的未來，不應該屬于依賴與等待，而在共同開拓的腳下。