北京
IT時(shí)代網(wǎng)5月25日消息，知名數(shù)碼博主數(shù)碼閑聊站今日爆料，根據(jù)官方信息，華為麒麟2026(暫命名)芯片將采用邏輯折疊技術(shù)，晶體管密度提升53.5%，達(dá)到238MTr/mm2，P核能效比提升41%，峰值頻率提升12.7%，約3.1GHz。
爆料顯示，麒麟2026芯片在隨后幾年的頻率和晶體管密度將穩(wěn)步升級(jí)，到2031年將實(shí)現(xiàn)逆天翻倍升級(jí)，預(yù)計(jì)晶體管密度達(dá)到400+MTr/mm2，主頻達(dá)到5.0GHz。
此前，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波在2026國(guó)際電路與系統(tǒng)研討會(huì)上正式發(fā)表"韜（τ）定律"，提出以"時(shí)間縮微"替代"幾何縮微"，通過(guò)邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號(hào)傳播時(shí)延，不斷提升晶體管密度。預(yù)計(jì)到2031年，基于該定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。
這一技術(shù)路線的公布，標(biāo)志著華為在半導(dǎo)體領(lǐng)域探索出了一條全新的可持續(xù)發(fā)展路徑，為國(guó)產(chǎn)芯片的自主可控發(fā)展提供了新的可能性。
圖片為AI生成的示意圖
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
