北京
近日，華為芯片業務負責人何庭波在IEEE國際電路與系統研討會上正式發布韜（τ）定律。這一以“時間縮微”替代“幾何縮微”的全新芯片演進理論，迅速引發全網熱議。作為中國首次在全球半導體領域提出的產業發展新原則，韜定律甫一問世便自帶“頂流”光環，其背后既有產業變革的迫切需求，也有中國科技自主突圍的深層敘事。
要理解韜定律，先要了解摩爾定律。長期以來，全球芯片行業遵循“幾何縮微”的摩爾定律，即芯片上可容納的晶體管數量大約每兩年翻番，性能同步提升、成本持續下降。幾十年來，芯片晶體管越做越小，從微米級迭代至如今的納米級，開始觸及物理極限的高墻。當晶體管小到幾個納米級別，繼續擠壓芯片物理尺寸，就會遭遇量子隧穿、功耗、散熱等難以攻克的物理難題，以及制造成本暴漲、工藝難度指數級提升的經濟難題。
在此背景下，華為提出的韜定律給出了行業困境的全新解法。韜定律不拼尺寸，拼時間。它以系統性降低時間常數τ為目標，采用“邏輯折疊”等核心技術，以系統集成度換器件微縮度，持續壓縮信號傳播時延，持續提升芯片運算速度、吞吐能力與綜合性能。它將技術突破的重心從空間維度轉向時間維度，為后摩爾時代的芯片發展開辟了一條全新賽道。
韜定律與摩爾定律并非對立取代關系，而是互補延伸。用戶其實并不在乎晶體管尺寸有多小，而是在意任務完成得快不快，希望得到計算性能的提升。摩爾定律中，晶體管尺寸變小帶來的性能提升，本質就是通過壓縮空間來壓縮時間。韜定律則直接以時間本身作為優化目標，從器件、電路、芯片、系統4個層面一起壓縮時間，類似于把芯片從“平房”蓋成了“樓房”。
對于正在爬坡過坎的我國芯片產業而言，韜定律的落地意義深遠。
在外部技術封鎖的背景下，中國芯片產業面臨“先進制程追不上、成熟制程利潤薄”的困境。韜定律提供了一條不依賴頂尖光刻機的替代路徑，通過在成熟工藝節點上進行系統級創新，實現等效先進制程的性能，自己開辟了一條新賽道，完成了重重封鎖中的戰略突圍。
韜定律不是紙上談兵，它已經接受了實踐檢驗。基于韜定律，華為在過去6年已設計并量產381款芯片，覆蓋千行百業需求。預計到2031年，基于韜定律的高端芯片晶體管密度將突破每平方毫米4億顆，達到傳統路線1.4納米制程的同等水平。
更深層的意義在于產業話語權的重構。過去60年，半導體產業的規則由歐美企業制定，中國始終是跟隨者。韜定律是中國首次在全球半導體領域提出具有普遍指導意義的產業演進原則，標志著中國從“規則接受者”向“規則制定者”的角色轉變，希望重新書寫下一個50年的競爭規則。何庭波在演講中呼吁全球合作、開放核心技術框架，這種姿態本身就體現了中國科技企業的自信與擔當。
當然，韜定律現階段也面臨諸多現實難點。
技術實現難度高。邏輯折疊帶來的三維堆疊對散熱、互連可靠性提出極高要求。系統級優化需軟件、硬件、算法的深度融合，技術攻關周期長、投入大。
生態適配壓力大。全球半導體產業長期基于摩爾定律構建，韜定律的推廣需重構設計工具鏈、制造標準與測試體系，面臨國際巨頭主導的既有生態壁壘。
國際競爭很激烈。韜定律能縮小制程代差的影響，但難以徹底消除代差。國內外同行里，多家企業都在布局后摩爾時代芯片技術，韜定律芯片需要持續迭代才能保持領先。
韜定律的頂流熱度，折射出中國科技界對突破“卡脖子”難題的迫切期待，彰顯了華為“向下扎到根”的雄心壯志。展望未來，從追趕者蛻變為定義者的中國芯片產業，必將迎來屬于自己的黃金時代。（本文來源：經濟日報 作者：佘惠敏）
來源：經濟日報
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
