美媒稱華為是“制裁破壞者”！“韜定律”：最難的問題已被解決！

你敢信嗎？被美國卡了這么多年脖子的華為，居然整出了個讓整個西方半導體圈炸鍋的新東西。之前大家都喊摩爾定律快走到頭，光刻機卡脖子我們就做不出高端芯片，結果華為直接換了個賽道，把歐美工程師卡了幾十年的老難題全搞定了。美媒一邊酸一邊不得不認，華為這波直接把制裁給打破防了。

華為這套“韜τ定律”出來，行業里好久沒這么大的革命性動靜了。說白了就是不走縮小晶體管尺寸的老路子，用時間換速度，用空間增密度，直接把困擾產業界很久的時鐘同步和散熱問題解決掉。本來大家都默認摩爾定律要涼了，這下直接又能續上幾十年壽命。

外媒對這事的態度說出來就挺擰巴。一邊不得不承認，華為真的闖出了一條全新賽道，直接給華為扣了“制裁破壞者”的帽子。另一邊又嘴硬，說這不就是在老堆疊技術上改改，沒啥真東西。不管他們怎么說，華為已經放話，2031年就能做到等效1.4納米的密度。

這事剛出來那天，也就路透社幾家大媒體隨便引述了兩句。轉天就完全不一樣了，經過一天發酵，一堆專業媒體都下場做深度報道，還是西媒那老樣子。有人盛贊華為硬生生突破封鎖，也有人不管說啥就是一頓拉踩。

華爾街日報還算中肯，承認華為選的方向確實非常重要。傳統摩爾定律靠縮小晶體管和線路尺寸，往小硅片里塞更多晶體管，華為直接換了思路，搞系統級優化，靠縮短信號傳輸時間提性能。他們也承認，華為被外部限制成這樣還能拿出這套東西，確實能縮小和領先芯片的性能差距，就是報道整體偏輕，沒挖太深。

美媒TheNextWeb的看法差不多，說這就是華為應對芯片制裁的“繞道方案”。美國把EUV光刻機、設計軟件、高帶寬內存全卡了，華為干脆不擠老路子，靠系統級和架構創新繞過制造瓶頸。這套思路換誰看了都得說一句絕。

Global Semi Research的報道就專業多了，講得比不少國內報道還要透徹。摩爾定律走到今天，不止光刻機難造，一堆老問題全堆到眼前了。寄生RC震蕩不好解決，EUV本身就到了分辨率極限，一臺機器賣超過1.5億美元，2nm芯片的設計成本都超過10億美元，整個行業都快燒不起了。

華為的τ Scaling技術體系直接就避開了這些坑。不盯著晶體管尺寸下功夫，轉而研究時間常數τ也就是信號傳播延遲，這個τ還能跨越12個數量級，從晶體管的ps級到整個系統的s級全覆蓋。懂技術想挖細節的朋友，直接找原文看就行，內容夠扎實。

Tech Wire Asia的報道就通俗很多，把華為這套技術理得明明白白。人家一直強調，這不只是單純的技術突破，是全棧重構，能幫我們搭建自主的半導體生態。報道最后還給全球半導體圈拋了個靈魂問題，問大家到底會認真對待這個貢獻，還是直接把它當成政治產物。

DIGITIMES更看重這件事對全球格局的影響，說這不只是華為應對制裁的技術方案，更可能成為后摩爾時代半導體產業的新框架，還會改寫整個全球供應鏈。他們對韜定律的評價特別高，直接放到了改變未來芯片格局的戰略高度。

對咱們普通讀者來說，專業內容太燒腦，SiliconANGLE的說法就有意思多了。人家直接把華為這套戰略說成美國制裁戰略的破壞者，現在美西方的制裁框架，根本攔不住華為往前走。這不就跟黃仁勛說的一樣，我們不去中國市場，自然就被華為占領了。

整體看下來，大部分外媒還是認華為這波突破的，不管是技術上的進步，還是頂著封鎖絕地反擊的勁，還有這項技術對整個行業的助力。華為何庭波早就說了，歡迎全球科學家和伙伴一起推進，成果大家一起分享，這邊敞開大門合作，那邊美西方還在搞技術封鎖，說出去真的挺諷刺。

當然有夸就有罵，也有外媒說這不就是簡單的內存堆疊，還有專業網友說邏輯芯片堆疊根本解決不了散熱，更有人說美國早年就玩過邏輯折疊，根本搞不定時鐘問題。說來說去就是華為這套不行，那這些問題真的存在嗎？說真的，問題確實存在，那華為搞定了嗎？

這些問題專業圈外人都能想到，華為工程師不可能想不到。歐美工程師搞不定，不代表中國工程師也搞不定啊。華為這套是邏輯折疊，不是大家想的內存芯片堆疊，倆東西看著像，技術難度根本不在一個檔次。

我們現在用的高端芯片，全都是做在一個平面硅片上，幾百億個晶體管擠在一小塊地方，要放更多就得不斷縮小尺寸，就得用更先進的EUV光刻機。現在我們DUV技術已經沒問題，就是EUV被卡脖子，做面積受限的手機芯片就被卡住。

為啥不直接把芯片一層層往上堆呢？就像多層PCB那樣堆疊不行嗎？原來真不行，這里頭藏了一堆大坑。最讓人頭疼的就是散熱，你看現在NAND閃存都堆到幾百層了，那是因為閃存發熱量小，隨便整個鐵片就能搞定散熱。邏輯芯片不一樣，你看CPU都得裝個大風扇，堆起來熱量散不出去，分分鐘就罷工。

早年歐美工程師試過，想破頭也解決不了，要散熱就得用金屬，金屬又導電，很容易短路，就算用金都不行。華為直接用人造金剛石散熱，從芯片襯底到封裝基板全環節都用。人造金剛石導熱率是銅的5倍，還絕緣不導電，既解決了短路問題，散熱效果還遠超傳統方案。

還有層間互聯的問題，原來CPU植錫球焊接到主板，那是芯片對外的連接，芯片內部層間連接要做到微米級別，難度比螺螄殼里開萬人大會還夸張。華為用了超細間距混合鍵合加銅銅直接鍵合，拋光活化之后兩層就能粘成一塊整體，間隙還不到1微米，比原來用錫球的垂直密度提升100倍以上，想堆幾層堆幾層。

最后就是時鐘同步的問題，同一層芯片做同步不難，跨層之后時鐘延遲不一樣，偏差大了芯片直接就崩潰，美國當年搞不定就是卡在這里。華為直接給每層都配了獨立時鐘，動態微調相位，數據什么時候到，時鐘節拍就什么時候等，誤差直接壓到0.1皮秒以內，完美解決問題。

按華為發布的數據，同制程下晶體管密度能提升53.5%，7納米制程折疊三次就能達到2納米的同等密度，就算光刻機被卡，用7納米也能做出和2納米同級別的芯片。按這個節奏走，2031年做到1.4納米等效密度完全沒問題。

這事可不只是解決了光刻機被卡的問題。原來平面芯片往小了縮，縮到2納米以下就碰到量子隧穿的問題，漏電發熱功耗全失控，摩爾定律就是這么走到頭的。用華為的折疊方法，用本身就穩定的7納米，堆出等效1.4納米的芯片，完全不用擔心量子隧穿的問題，摩爾定律直接又能續三十年。就算以后2納米做成熟了，再折疊七次就能做到等效0.446納米，晶體管數量能翻十幾倍，想想都夠震撼。

參考資料：環球時報 華為突破芯片封鎖發布“韜τ定律”