廣東
2026國際電路與系統研討會在上海舉行。
5月25日，華為在這場行業頂級學術盛會上，重磅公布全新技術成果，正式推出半導體領域“韜（τ）定律”，為后摩爾時代的產業發展提供了全新的技術演進方向。
華為董事、半導體業務部總裁何庭波出席會議，并發表《半導體新路徑探索與實踐》主旨演講。他系統闡釋了韜定律的核心技術邏輯、落地成果以及未來迭代規劃。相較于行業沿用數十年的傳統技術迭代模式，這套全新理論跳出了固有工藝升級框架，為全球芯片技術突破提供了全新的差異化解決方案。
韜定律重塑了半導體產業的迭代邏輯，徹底跳出行業長期依賴的晶體管“幾何縮微”發展路徑。該技術體系以“時間縮微”為核心核心思路，通過降低系統時間常數、搭載邏輯折疊等原創技術，持續壓縮芯片信號傳輸時延。芯片性能提升不再單純依靠縮小硬件物理尺寸，而是通過優化運行邏輯、提升傳輸效率實現升級，構建起覆蓋器件、電路、芯片、系統的四層協同優化完整體系。
長久以來，摩爾定律始終主導著全球半導體產業的迭代節奏，推動芯片制程持續升級。現階段，先進制程不斷逼近物理極限，晶體管微型化的難度持續增加，工藝研發與量產成本大幅攀升。單純依靠幾何尺寸縮小帶來的性能紅利逐漸消退，難以適配人工智能、云計算及各類終端設備快速增長的算力需求，整個行業的傳統發展路徑已然陷入瓶頸。
依托韜定律的技術體系，華為已實現大規模技術落地與商業化量產。
過去六年，華為基于這套全新技術路徑，累計完成381款芯片的設計與量產，充分驗證了這套技術方案的可行性與穩定性。根據官方公布的產品規劃，2026年秋季即將面世的全新麒麟手機芯片，將全面搭載邏輯折疊核心技術，實現終端芯片性能的跨越式提升。
行業測算數據明確了該技術的長期迭代潛力，預計到2031年，基于該定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。
此次技術理論突破，是國內半導體產業發展進程中的重要里程碑。
全球半導體行業的技術迭代規則、演進路徑與理論標準，長期由海外企業主導，國內廠商始終以跟隨成熟工藝路線為主，缺少自主可控的底層技術支撐。
韜定律的落地落地，意味著國內半導體產業正式告別單一技術跟隨模式，邁入參與行業規則、引領技術路徑的全新發展階段。
受此重大利好消息影響，當天早盤華為盤古概念板塊全線高開。
來源：星河商業觀察
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
